Celeron. Laserovй. Hewlett Packard

2.2.3 Celeron

Se mщћe chovat takй jako virtuбlnн switch, kdy dochбzн k propojenн dvou zaшнzenн ( ) pшнmo na fyzickй ъrovnн. Pшнkladem mщћe bэt propojenй zaшнzenн rca a rcb z obr. 8 Tato funkce nemusн byt implementovanб.

Switch zajiљќuje vмtvenн a rozљiшovбnн sbмrnice PCI Express od downstream portu , nebo jednoho k dalљнm PCI Express zaшнzenнm (endpointy, switche a bridge). Primбrnм zajiљќuje pшenos paketщ mezi upstream a downstream portem. Architektura zachovбvб иlenмnн do PCI segmentщ a virtuбlnнch sbмrnic (obr. 9). Kaћdэ mб nбsledujнcн vlastnosti:

Je sestaven nejmйnм ze dvou nebo vнce virtuбlnнch PCI-PCI bridgu. Pouћнvб PCI Bridge mechanismus pro pшenos dat zaloћenэ na cнlovй adrese. Musн podporovat pшenos vљech typщ transakcн (TLP). Na zбkladnн desce nesmн generovat pakety s menљн dйlkou, neћ do nмho vstoupily. Pokud pшijde paket o dйlce 512 bytщ, nemщћe bэt rozdмlen na dva o dйlce 256 bytщ. Pokud vznikne souиasnм nмkolik poћadavkщ na jeden virtuбlnн kanбl, budou rozdмleny podle priority (kanбl s nejvyљљн prioritou zvнtмzн), nebo se vyuћije rotujнcн priorita.

Bridge zajiљќuje pшevod mezi PCI Express a jinэm typem sbмrnice (PCI, PCI-X, nebo jinэm). V podstatм se dб шнct, ћe bridge se chovб podobnм jako swich, ale musн bэt schopen pшenбљet specifickй transakce jinйho typu sbмrnice a pochopitelnм podporovat specifikaci pшнsluљnй sbмrnice. Vnitшnн zapojenн bridge ukazuje obr. 10.

Pod pojmem rozumнme koncovй zaшнzenн pшipojenй ke sbмrnici PCI Express, kterй tvoшн downstream nebo obsahuje jedno zaшнzenн s jednou aћ osmi funkcemi (ekvivalent ke specifikaci PCI). mщћeme rozdмlit do dvou skupin a to Legacy Endpoints a PCI Express Endpoints.

Legacy Endpoint podporuje nбsledujнcн typy operacн: Musн podporovat konfiguraиnн mechanizmus typu 0 (ekvivalent s PCI - typ jedna se vyuћнvб pro bridge - po dosaћenн cнlovйho bridge je konvertovбn na typ 0) Mщћe podporovat ћбdosti typщ I/O Mщћe generovat poћadavek na I/O operaci Mщћe podporovat operace typu LOCK (specifikace nedoporuиuje jejich pouћнvбnн) Nesmн generovat poћadavek na operace typu LOCK Mщћe implementovat rozљншenэ konfiguraиnн prostor, avљak ten nemusн bэt vyuћit softwarem (zpмtnб kompatibilita s PCI) Pшi vzniku poћadavku na transakci do hlavnн pamмti nemusн generovat adresu vмtљн neћ 4Gbyty (32bitщ) Generovanн pшeruљenн mщћe podporovat jak 32-bitovou verzi, tak 64-bitovou verzi MSI Mб dovoleno pouћнvat 32bitovй adresovбnн pro bбzovй adresy vyћadujнcн pamмќovэ pшнstup PCI Express Endpoint.

Musн podporovat konfiguraиnн mechanizmus typu 0 Nesmн generovat poћadavky na operace typu I/O Nepodporujн a negenerujн operace typu LOCK Pшi vzniku poћadavku na transakci do hlavnн pamмti musн podporovat generovбnн adresy vмtљн neћ 4Gbyty (32bitщ) Generovanн pшeruљenн musн podporovat 64 bitovou verzi MSI Pro vљechny bбzovй adresy, kterй majн nastavenэ prefetch bit, musн bэt podporovбno 64-bitovй adresovбnн. Adresy nepouћнvajнcн prefetch bit, mohou podporovat jen 32-bitovou verzi adresovбnн Minimбlnн velikost poћadovanб, pro pшidмlenн bбzovй adrese je 128 bytщ Z vэљe zmнnмnйho vэиtu a nбzvu je patrno, ћe legacy endpoints jsou zaшнzenн, zachovбvajнcн zpмtnou kompatibilitu se standardem PCI. Pшedevљнm to platн pro SW model a zaшнzenн za bridgem typu PCI Express - PCI.

V pшedchбzejнcн ибsti jsme se seznбmili se zaшнzenнmi, kterй tvoшн zбkladnн bloky sbмrnice. Jednotlivб zaшнzenн jsou propojena tzv. Linkem, kterэ zajiљќuje pшenos dat pomocн paketщ mezi jednotlivэmi komponenty a tvoшн ибst pшenosovй trasy. Dбle je pшenosovб trasa pшipojena k vysнlaиi a pшijнmaиi fyzickй vrstvy. Na tuto vrstvu navazuje linkovб a transakиnн vrstva, ve kterэch je formovбn paket a doplтovбn o potшebnй informace. Tyto tшi vrstvy tvoшн zбkladnн komunikaиnн model sbмrnice PCI Express definovanй specifikaci 1.a.

Transakиnн vrstva je obvykle propojena jeљtм s vrstvou (core logic), kterб realizuje interface mezi hostitelskэm procesorem a sbмrnicн PCI Express. Tato vrstva nenн specifikovбna standardem PCI Express a zбleћн na konkrйtnн implementaci pouћitйho procesoru nebo systйmu.

Nejvyљљн vrstvou architektury je transakиnн vrstva. Tato vrstva je zodpovмdnб za zpracovбnн (kompozici a dekompozici) paketщ transakиnн vrstvy (Transaction Layer Packet - TLP) obr. 11. Tyto pakety nesou informaci o typu provбdмnй operace, jako je иtenн, zбpis, zprбva nebo operace s IO prostorem. Vљechny pakety, kterй vэћadujн potvrzenн jsou implementovбny jako dvм transakce (request/completion) a jsou pшijнmбny nebo posнlanэ do vrstvy core logic. Kaћdэ vysнlanэ paket mб svoje identifikaиnн инslo, aby cнlovй zaшнzenн mohlo poslat completion transakci zdroji. Dбle vrstva zajiљќuje nastavovбnн atributщ, posнlanн zprбv, kterй v podstatм realizujн virtruбlnн vodiиe pшeruљenн, шнzenн napбjenн, jak jsme je znali z jinэch typщ sbмrnic.

Jak je vidмt z obr. 11, paket transakиnн vrstvy se sklбdб z hlaviиky (TLP Header - obr. 12), vlastnнch dat, pokud jsou poћadovбna pro pшнsluљnэ typ operace a nepovinnэm kontrolnнm souиtem ECRC.

3 Tiskбrny[1]

Hlaviиka se sklбdб z шнdнcнch informacн o typu pшenosu. Dйlka hlaviиky mщћe bэt v rozsahu 3-4 doublewordy podle Fmt (DW = 4 byty) viz. tab. 3. Vэznam jednotlivэch atributщ hlaviиky je popsбn v nбsledujнcнm textu.

Fmt udбvб formбt paketu TLP a zda paket obsahuje data:

Tabulka 3: Formбt hlaviиky paketu TLP.

Type udбvб typ paketu TLP, respektive typ operace, co se bude provбdмt. Je vбzбn takй na Fmt. Pшнsluљnй kombinace Fmt a typu operace jsou uvedeny v tab. 4.

TD povoluje pшipojenн ECRC (TLP Digest) ke konci paketu.

EP nese informaci o chybм vzniklй v datech, napшнklad pшi chybм parity pшi иtenн ze sbмrnice PCI. Tato chyba nemusн bэt nutnм kritickб (viz optickэ princip). Jednб se o informaci pro nadшazenэ sytйm, kterэ se s chybou vypoшбdб. Tato chyba se nesmн vyskytnou v ћбdnй jinй ибsti neћ datovй! Proto se tomuto mechanizmu takй шнkб data poisoning.

Attr atributy udбvajнcн informace pro pшenos dat a koherenci cache.

Lenght jde o dйlku pшenбљenэch dat v DW uvnitш paketu. Tedy maximбlnн dйlka mщћe bэt 2**10 DW = 4096 bytщ.

3.1 Laserovй

Obrбzek 12: Formбt hlaviиky paketu sbмrnice PCI Express.

Tabulka 4: Jednotlivй atributy hlaviиky paketu TLP.

Tabulka 5: Typy smмrovбni zprav.

Linkovб vrstva je vloћenб mezi transakиnн a fyzickou vrstvu. Jejнm ъkolem je zajiљќovбnн integrity dat - detekce a oprava chyb. Data pшijatб z transakиnн vrstvy jsou opatшena kontrolnнm kуdem, identifikaиnнm инslem a poslбna do fyzickй vrstvy viz. obr. 13. Naopak data pшijatб z fyzickй vrstvy jsou otestovбna, zda neobsahujн nмjakou chybu a jsou poslбna do transakиnн vrstvy. V pшнpadм vэskytu chyby, vrstva zajiљќuje opakovanэ poћadavek na data, dokud nejsou poћadovanб data pшitomnб, nebo dokud nenн linka prohlбљena za nefunkиnн.

Obrбzek 13: Paket linkovй vrstvy.

Fyzickб vrstva zajiљќuje veљkerй obvody nutnй pro pшipojenн k linku. Jsou to fбzovй zбvмsy, buffery, sйrio-paralelnн a paralelnм sйriovй pшevodnнky, impedanиnн pшizpщsobenн a v neposlednн шadм i logiku pro inicializaci a udrћovбnн spojenн na linku (vyjednбnн pшenosovй rychlosti, formбtu pшenosu dat). Tato vrstva je zodpovмdnб za komunikaci mezi linkem a linkovou vrstvou. Paket pшijatэ z linkovй vrstvy LLTP je doplnмn o kуdy zaибtku konce paketu podobnм, jako je tomu u sнќovэch paketщ (Ethernet). Dбle je paket zakуdovбn kуdem 8 na 10. Tнm jsou do paketu doplnмny dalљн informace zajiљќujнcн synchronizaci. Potom je paket pшeveden na sйriovэ kуd a odvysнlбn do pшнsluљnйho Lanu. Pшijнmacн ибst fyzickй vrstvy postupuje opaиnэm zpщsobem. Dekуduje pшijatэ paket na шнdнcн kуdy, data a rekonstruuje hodiny. Pokud je rбmec paketu v poшбdku a odpovнdб kontrolnн souиet, je odeslбn do linkovй vrstvy, dбle je takй odeslбno potvrzenн o pшijetн dat zdroji transakce, kterэ vyprбzdnн retry buffer. Pokud pшijdou data s chybou, odesнlб se do zdrojovйho portu poћadavek na opakovбnн transakce.

3.1.1 Kyocera[2]

Je nutno podotknout, ћe pokud dojde v budoucnu ke zmмnм formбtu kуdovбnн (64bitщ na 66bitщ) nebo rychlosti, je tшeba zmмnit pouze fyzickou vrstvu a nenн nutnй mмnit ћбdnou jinou vrstvu modelu PCI Express.

Kaћdэ PCI Express port mщћe bэt rozdмlen aћ do 8mi virtuбlnнch kanбlщ, identifikovanэch инslem kanбlu. Jak napovнdб nбzev, virtuбlnн kanбl nenн fyzickэm kanбlem, ale mapuje se na fyzickй kanбly v иasovйm multiplexu a podle pravidel urиovanэch arbitrбћnн logikou kanбlщ. Traffic class zajiљќuje relativnн prioritu mezi jednotlivэmi pшenosy. Pomocн mapovanн TC na VC je moћnй zajistit deterministickэ a izochronnн transfer dat tzv. Quality of Service.

Vyuћitн virtuбlnнch kanбlщ (viz Svмtovн vэrobci na str. 11) a traffic classes umoћтuje vyuћнt pшenosovou trasu z hlediska pшenosu velkэch objemщ dat (paketщ). Horљн situace nastane pшi vzniku poћadavku na pшenos sйrie menљнch paketщ. V takovйmto pшнpadм je pшenosovб rychlost ovlivnмna dйlkou paketu, kdy je k aktivnнm datщm pшipojena шнdнcн informace a to 5 DW hlaviиky + 2 DW DLLP (Data Link Layer Packet). Dбle poћadavek na иtenн je ovlivnмn latencн (doba od poslбnн poћadavku na иtenн aћ po pшнjem dat). U zбpisu nenн latence obvykle kritickб, protoћe se tvoшн pшirozenэ pipe-line pшi prщchodu dat smмrem od zdroje k cнli. Poslednнm faktorem, kterэ ovlivтuje rychlost иtenн, je nastavenн maximбlnн dйlky poћadavku na иtenн v registru RCB. Nastavenн se mщћe pohybovat v rozsahu 128, 256, 512, 1024, 2048 a 4096 bytщ. Pшehled vyuћitн linky nбm ukбћe tab. 6.

Tabulka 6: Vyuћitн sbмrnice PCI Express pro rщzne dйlky pшenosu a nastavenн RCB.

Signбly sbмrnice PCI Express a mechanickй uspoшбdбnн. Jak jiћ bylo zmнnмno v pшedeљlэch kapitolбch, tak sbмrnice PCI Express pracuje na jinэch principech nмћ dosud pouћнvanй sbмrnice v poинtaинch PC. Zбkladem je Line sestavenэ ze dvou diferenciбlnнch pбrщ a to pшнjнmacнho a vysнlacнho. Vlastnн sbмrnice je doplnмna o dalљн pomocnй a napбjecн signбly. Pшehled signбlщ pro konektor typu x1 a jejich popis je uveden v tab. 7.

Tabulka 7: Popis konektoru PCI Express. Konektor pro verze x2, x4, x8 a x16 je rozљншen o dalљн noћe konektoru - obvykle o иtyшi pozice, kterй obsahujн GND a pшijнmacн a vysнlacн pбr. Je nutno podotknout, ћe implementace nмkterэch signбlщ nenн nutnб a je pouze doporuиena. Detailnн popis signбlщ bude rozebrбn v nбsledujнcнm odstavci, nebo v literatuшe [3].

REFCLK (nutno implementovat).

3.1.2 Hewlett Packard

Referenиnн hodiny - obdoba signбlu CLK jak ho znбme ze sbмrnice PCI. Vlastnн hodinovэ rozvod se sklбdб z diferenciбlnнch vodiищ REFCLK+ a REFCLK- s rozsahem napмќovэch ъrovnн 0 - 0,7V. Pracovnн kmitoиet je stanoven na 100MHz ±300ppm. Zбsuvnб karta nemusн vyuћнvat referenиnн hodiny z konektoru, ale musн udrћovat datovэ tok v rozsahu 600ppm. Referenиnн hodiny mohou vyuћнvat hodiny s rozprostшenэm spektrem.

PERST (nutno implementovat) Signбl inicializujнcн kartu po zapnutн napбjenн, nebo mщћe slouћit jako tzv. warm reset.

Signбl pro reaktivaci zaшнzenн z power down modu, otevшenэ kolektor. Tato funkce vyћaduje pшнtomnost napбjecнho napмtн 3,3Vaux. Po detekci signбlu WAKE# musн sytйm zapojit hlavnн napбjenн slotu a obnovit referenиnн hodiny.

SMBus System Management Bus (nepovinnй).

Sbмrnice urиenб ke komunikaci mezi zaшнzenнmi, mщћe zajiљќovat doplтkovou zprбvu power managementu, identifikovat verze firmwaru a hardwaru. Sbмrnice se sklбdб ze dvou signбlщ SMCLK a SMDAT a odpovнdб standardu I2C.

Tabulka 8: Maximбlni proudovй zatнћenн konektoru sbмrnice PCI Express.

Mechanickй uspoшбdбnн ukazuje obr. 14. Jak je vidмt PCI Express konektor s љншkou X16 se vyuћнje pro grafickou kartu a nahradн stбvajнcн AGP konektor. Dalљн konektory budou pro bмћnй PC X1 a pro servery X4 nebo X8. Po dobu nмkolika let se bude jeљtм udrћovat standard PCI, kterэ bude postupnм nahrazen sbмrnicн PCI Express (obdobnэ pшechod se odehrбval u sbмrnice ISA, kterб byla postupnм vytlaиena PCI konektory).

Obrбzek 14: Mechanickй uspopшбdбnн konektorщ na zбkladnн desce PC v roce 2004.

Rozmмry pшнdavnэch karet by mмly splтovat nмkterб omezenн, co se tэиe maximбlnнch rozmмrщ dle tab. 9. Karty pшipojovanй pomocн kabelщ mohou mнt jinй rozmмry a uspoшбdбnн.

Vyuћitн sbмrnice PCI Express pшinбљн zvэљenн propustnosti dat tiskбrnou v oblasti poинtaищ PC, zmenљenн rozmмrщ karet, zjednoduљenн nбvrhu ploљnэch spojщ a sjednocenн rщznэch platforem, jako jsou sнќovй karty, grafickй karty a komponenty pшenosnэch poинtaищ. Dбle specifikace umoћтuje pшipojovat zaшнzenн pomocн kabelщ, coћ vede k vysokй univerzбlnosti standardu (nepшedpoklбdб se nahrazenн rozhranн SerialATA).

Jako pшнklad porovnбvajнcн vэkonnost sbмrnice PCI a PCI Express uveпme sнќovou kartu pracujнcн na 1Gbitu/s, kdy mбme k dispozici standardnн poинtaи, kterэ mб sbмrnici PCI v љншce 32 bitщ pracujнcн na frekvenci 33MHz. Tedy maximбlnн datovэ tok, kterэ mщћe vzniknout, je 100Mbytu pro pшнjem a stejnэ objem pro vysнlanн, coћ nenн standardnн sbмrnice PCI schopna pшenйst (max. propustnost je 133Mbytu/s v jednom smмru) a potшebuje 124 noћщ konektoru. Sbмrnice PCI Express x1 potшebuje 36 noћщ konektoru a maximбlnн propustnost je 2,5Gbitщ/s v obou smмrech (pшi pouћitн kуdovбnн 8/10 asi 250Mbytщ surovэch dat za sekundu). Navнc propojenн je typщ peer-to-peer, takћe datovэ tok nenн omezovбn ћбdnэm dalљнm zaшнzenнm na sbмrnice.

K saturaci mщћe dochбzet aћ ve switchi nebo root complexu pшi pшнstupu do pamмti. Pшipojenн 4 takovэch sнќovэch karet do systйmu je bez problйmu moћnй, co se tэиe sbмrnice a propustnosti dat mezi pamмtн a root complexem. Jako dalљн pшнklad uveпme grafickou kartu pracujнcн na sbмrnici AGP. V souиasnй dobм je maximбlnн propustnost sbмrnice AGP 2Gbyty/s jednнm smмrem. Pшi pouћitн sbмrnice PCI Express x16 bude propustnost smмrem do karty dvojnбsobnб (viz. tab. 10) a smмrem z karty bude moћnй vyuћнt dalљн 4Gbyty/s. Tedy celkovб propustnost dat mezi grafickou kartou a hlavnн pamмtн иinн 8Gbytщ/s.

Pшi vyuћitн plnй љншky kanбlu nebude v souиasnosti vznikat ъzkй hrdlo na sbмrnici, ale spнљ v pamмќovэch modulech.

Zvэљenн pracovnн frekvence sbмrnice ze souиasnэch 2,5Gbitu/s na 5Gbitщ/s (3,125Gbitщ/s) a pozdмji na 10Gbitщ/s povede k lineбrnнmu nбrщstu vэkonu s frekvencн. Nasazenн sbмrnice s vyљљн frekvencн zatнm brбnн relativnм vysokб cena novэch technologiн pracujнcнch na frekvencнch do 10Gbitщ/s, nedostateиnб propustnost dat mezi hlavnн pamмtн a sbмrnicн a v neposlednн шadм je nutnй ovмшit, funkиnost a vlastnosti masovйho nasazenн technologie PCI Express.

⇐ Предыдущая 4 5 6 7 8 91011 12 13 Следующая ⇒