ричная система счисления – используется для компактной записи чисел в программах.

4.ЭЛЕМЕНТЫ АРХИТЕКТУРЫ ЦСП TMS320C6x

Компания Texas Instruments (TI) вывела на рынок процессоры с архитектурой VLIW (высоко параллельная архитектура с очень длинным – 32-разрядным, командным словом), предложив для нее термин VelosiTI.

5 семейства (платформ) ЦСП: от TMS320C2х до TMS320C6х.

4.1. Данные

16-ричная система счисления – используется для компактной записи чисел в программах.

Алфавит: 10 арабских цифр от 0 до 9 и шесть латинских букв: A~10, B~11, C~ 12, D~13, E~14 и F~15.

Преобразование десятичных чисел в 16-ричные и обратно:

CF₁₆ 207 16 CF₁₆ = 15×16⁰ + 12×16¹ = 15 + 192 = 207₁₀

192 12

Переход от 2-х чисел к 16-ричным: Переход от 16-ричных чисел к двоичным:

01001011 СF₁₆

4B₁₆ 11001111₂

Представление целых чисел.

Числа бывают беззнаковые и знаковые.

В n-разрядной двоичной сетке для модуля беззнаковых чисел отводятся все n разрядов. При этом диапазон чисел составляет от 0 до 2ⁿ-1.

В случае знаковых чисел старший разряд отводится под знак (1 – «-», 0 – «+»), а остальные разряды – под модуль. Т.о., диапазон чисел составляет от +(2^n-1 – 1) до -(2^n-1- 1).

В процессоре знаковые числа представляются в дополнительном коде.

Дополнительный код положительного числа, есть само число.

Дополнительный код отрицательного числа образуется по правилу: символ младшего разряда вычитается из числа, равного основанию системы счисления, а символы остальных разрядов – из числа, на 1 меньшего основания системы счисления.

Примеры при n = 8: -5₁₀ = -0000 0101₂ в прямом двоичном коде;

-5₁₀ = 1111 1011₂ в дополнительном коде.

-7Е₁₆ = 82₁₆ в дополнительном коде.

12 Следующая ⇒