Мультиплексоры (английское Multiplexer) предназначены для поочередной передачи на один выход одного из нескольких входных сигналов, то есть для их мультиплексирования.
Триггер – электронная схема, обладающая двумя устойчивыми состояниями. Переход из одного состояние в другое происходит скачкообразно под воздействие управляющих сигналов.
Асинхронный двоичный счетчик. Назначение. Временная диаграмма работы. Оценка быстродействия.
Счетчиком называется электронная схема, предназначенная для подсчета числа сигналов, поступающих на его счетный вход.
Быстродействие асинхронного счетчика определяется максимальной задержкой от изменения сигнала на его счетном входе до полного установления состояния всех его выходов. Проведем оценку быстродействия на примере переключения выходов счетчика после поступления восьмого синхросигнала на его вход, так как именно в этом такте время переключения выходов счетчика будет максимальным.
Регистр – внутренне запоминающее устройство процессора или внешнего устройства, преднащначенное для временного хранения обрабатываемой или управляющей информации. Регистры составляют совокупность триггеров
Регистры хранения используются для приема, хранения и вдачи многоразрядного кода. Они представляют собой совокупность одноступенчатых триггеров (как правило D) Иногда есть асинхронный вход для обнуления триггеров.
Регистр сдвига – регистр, обеспечивающий помимо зранения информации сдвиг влево или вправо всех рахрядов одновременно на одинаковое число позиций. Выдвигаемые разряды теряются а в освобожденные записывается информацияпо отдельному внешнему входу.
1. При высоком уровне синхросигнала проводится запись значения выхода ( i – 1 )-го разряда регистра в первую ступень i -го разряда. Вторая ступень каждого разряда сохраняет свое прежнее значение. В этой фазе состояние первой ступени i -го триггера повторяет состояние второй ступени ( i – 1 )-го триггера. Вторые ступени каждого триггера, а следовательно, и выходы регистра в целом, остаются неизменными.
2. При низком уровне синхросигнала значение, записанное в первой ступени каждого триггера, перезаписывается в его вторую ступень. Запись в первую ступень триггера запрещена. В этой фазе состояния первой и второй ступеней каждого триггера становятся одинаковыми.Структура IBM PC-совместимых компьютеров.
Структура 16-разрядного микропроцессора, состав и назначение его основных блоков.
Микропроцессор предназначен для выполнения собственно арифметических и логических операций и управления взаимодействием блоков компьютера. Оперативная память хранит операнды и программу во время ее выполнения. Устройства ввода-вывода обеспечивают обмен информацией между ядром компьютера ( МП и ОП ) и средствами ввода и отображения данных. Сюда относятся мониторы, печатающие устройства, графопостроители, жесткие и гибкие магнитные диски и так далее.
Организация памяти в IBM PC: физическое адресное пространство, адрес байта, слова, двойного слова.
Память разбита на элементы (минимальный 8 бит = 1 байт) ёмкость определяется в байтах килобайтах, мегабайтах и т.д.
Организация памяти зависит от размера слова. В IBM PC (размер слова 2 байта). (Помните что в ОЗУ байты зранятся в обратно порядке, сначала вы читайете младший байт, а потом старший) 2- ное слово соотв 4 байта
Формирование физического адреса в IBM PC в реальном режиме работы.
ОП разбита на сегменты – длина сегмента 64кбайт
У каждого сегмента есть начальный адрес(базовый) смещение и адрес хранятся в 16 битовых словах. Базовый адресный сегмент умножаем на 16 и прибавляем сдвиг и получем 20 разрядный физический адрес.
Символическое и машинное представление команд.
Таблица 6.4. Машинные коды некоторых команд
Команда
Байты кода команды
Схема операции
байт 1
байт 2
байты 3…6
ADD
000000dw
md reg r/m
(disp8/16)
r(r/m) = r + r/m
100000sw
md 000 r/m
(disp8/disp16)d8/16
r/m = r/m + d8/16
0000010w
data L
(data H)
ac = ac + d8/16
SUB
001010dw
md reg r/m
(disp8/16)
r(r/m)=r(r/m)-(r/m)r
100000sw
md 101 r/m
(disp8/16)d8/16
r/m = r/m - d8/16
0010110w
data L
(data H)
ac = ac - d8/16
AND
001000dw
md reg r/m
(disp8/16)
r(r/m) = r & r/m
100000sw
md 100 r/m
(disp8/16)d8/16
r/m = r/m & d8/16
0010010w
data L
(data H)
ac = ac & d8/16
OR
000010dw
md reg r/m
(disp8/16)
r(r/m) = r V r/m
100000sw
md 001 r/m
(disp8/16)d8/16
r/m = r/m V d8/16
0000110w
data L
(data H)
ac = ac V d8/16
XOR
001100dw
md reg r/m
(disp8/16)
r(r/m) = r + r/m
100000sw
md 110 r/m
(disp8/16)d8/16
r/m = r/m + d8/16
0011010w
data L
(data H)
ac = ac + d8/16
MOV
100010dw
md reg r/m
(disp8/16)
r = r/m, r/m = r
1100011w
md 000 r/m
(disp8/16)d8/16
r/m = d8/16
1011wreg
data L
(data H)
reg = d8/16
1010000w
disp L
disp H
ac=m ;прямой адрес
1010001w
disp L
disp H
m=ac ;прямой адрес
CMP
0011101w
md reg r/m
(disp8/16)
r - r/m
0011100w
md reg r/m
(disp8/16)
r/m - r
100000sw
md 111 r/m
(disp8/16)d8/16
r/m - d8/16
0011110w
data L
(data H)
ac - d8/16
INC
1111111w
md 000 r/m
(disp8/16)
r/m = r/m+1
01000reg
reg = reg+1
DEC
1111111w
md 001 r/m
(disp8/16)
r/m = r/m-1
01001reg
reg = reg-1
TEST
1000010w
md reg r/m
(disp8/16)
r & r/m
1111011w
md 000 r/m
(disp8/16)d8/16
r/m & d8/16
1010100w
data L
(data H)
ac & d8/16
XCHG
10010reg
1000011w
md reg r/m
(disp8/16)
JMP short
disp L
IP=IP+dispL
near ptr
disp L
disp H
IP=IP+dispH,L
word ptr
md 100 r/m
(disp8/16)
IP=(EA)
far ptr
IP-L
IP-H,CS-L,CS-H
IP=IPH,L, CS=CSH,L
dword ptr
md 101 r/m
(disp8/16)
IP=(EA), CS=(EA+2)
Условный переход
IP=IP+dispL, если условие выполнено, иначе к след. команде
JZ (JE)
disp L
ноль (равно)
JNZ (JNE)
disp L
не ноль (не равно)
JS
disp L
минус
JNS
disp L
плюс
JO
disp L
переполнение
JNO
disp L
нет переполнения
JL (JNGE)
disp L
меньше для чисел
JNL (JGE)
disp L
не меньше для чисел
JG (JNLE)
disp L
больше для чисел
JNG (JLE)
disp L
не больше для чисел
JB (JNAE,JC)
disp L
меньше для кодов
JNB (JAE, JNC)
disp L
не меньше для кодов
JA (JNBE)
disp L
больше для кодов
JNA (JBE)
disp L
не больше для кодов
JP (JPE)
disp L
четное число "1"
JNP (JPO)
disp L
нечетное число "1"
Постарайтесь запомнить хотя бы парочку, ему хватит
Дизассемблирование команд: назначение, этапы.
Пример 9.
Представить символическую запись команды, имеющей следующую машинную форму: 0000h.
Так как поля команды определяются с точностью до бита, то необходимо сначала перейти от шестнадцатеричного к двоичному представлению команды и, исходя из общих принципов кодирования команд, определить назначение всех ее разрядов:
По таблице машинного представления команд (см. табл. 6.4) определим, что КОП= 000000 b соответствует общему формату операции сложения ADD. Тогда два младших бита первого байта кодируют признаки d и w, а второй байт является постбайтом, определяющим режимы адресации операндов, участвующих в операции. Значение полей в постбайте позволяет определить, что операндами будут регистр AL ( reg=000, w=0 ) (см. табл. 6.1) и байт памяти, адресуемый с помощью базово-индексной адресации через регистры BX и SI ( md=00, r/m=000 ) (см. табл. 6.2). Значение d=0 указывает, что регистр AL является операндом-источником.
Следовательно, символическая запись команды имеет вид:
ADD [BX+SI],AL
Значит сначала расписываем команду побитно ну а уже дальше сверяем по таблице что что значит начиная с коп
Устройство управления: назначение, принципы построения.
Часть цифрового вычислительного устройства, предназначенная для выработки последовательности управляющих сигналов называется управляющим устройством. Устройство управления предназначено для выработки управляющих сигналов, под воздействие которых происходит преобразование информации в арифметико-логическом устройстве, а также операции по записи-чтению информации в из ЗУ.
УУ делятся на жесткую схемную логику или программируемую логику
Структурная схема устройства управления с жесткой логикой.
Структурная схема микропрограммного устройство управления.
Запоминающие устройства: назначение, основные параметры. Иерархическая структура запоминающих устройств современных ЭВМ.
ЗУ – преднащначены для хранения команд и операндов. Емкость памяти – максимлаьное данных, котрое может зраниться в Зу Организация ЗУ – размер слова. Быстродействие памяти – это максимальное время из времени на записьи на чтение.
РП – самая быстрая память
Кэш-память служит для обмена между ОЗУ и РП
ОП – хранит выполняемые в данный момент программы
Внешняя память – магнитные ленты – очень медленная но вместительная
Система управления памятью. Статическое и динамическое распределение памяти. Страничная организация памяти. Виртуальная память.
· Учет состояния свободных и уже распределённых областей памяти и модернизация этой информации всякий раз, когда в распределениии памяти производятся изменения
· Распределение памяти для выпонения задач
· Непосредственное выделение задаче оперативной памяти
Статическое распределение – вся необходима память даётся процессу во время его порождения
Динамическое – проргамме выдаётся лишь часть необходимой памяти остальное выдаётся по возникновении реальной потребности.
Виртуальная память – позволяет работать с памятью превышающей фиическую. Тогда информация зранится в другом месте но программа может к ней обращаться как будто она в ОП.
Страничная организация памяти – втут не так много сказано в целом что надо значть что в старшем байте обычно хранится номер страницы а в младшем смещение, при складывании мы получаем физ адрес.
Конвейерная организация работы ЭВМ. Ступени конвейера. Оценка производительности ЭВМ при конвейерной организации работы. Факторы, снижающие производительность конвейера.
Этот принцип подразумевает что что в каждый момент времени процессор работает на различными стадиями выполнения нескольких команд, при чём на выполнение каждой стадии выделяются отдельные аппаратные ресурсы.
1) IF (instruction Fetch) – считывание команды в процессор
2) ID(Instruction Decoding) – декодирование команды
3) OR(Operand Reading) – считывание операндов
4) EX(Executiong) – выполнение команды
5) WB(Write Block) – запись результата
T=5T+(N-1)*T
Факторы понижающие производительность – конфликты. (структурные, по управлению по данным)
Система прерываний. Назначение. Последовательность действий компьютера при обработке запросов прерываний.
Прерывание – это прекращение выполнения текущей команды, или текущей последовательности команд для выполнения некотрого события специальной программой – обработчиком прерывания.
Любая ситуация, вызывающая прерывание, сопровождается сигналом (запросом прерывания) Запросы от ВУ поступают в процессор по спец линиям а те, что вощникают в самой программе идут прямо в микропроцессор. После получения сигнала процессор переходит к выполнению программы обработчика прерывания. В конце обработчик отдает управление назад программе.
Структура 32-разрядного микропроцессора
лавное внешнее отличие - увеличение разрядности шины данных и шины адреса до 32 бит. Это, в свою очередь, связано с изменениями в разрядности внутренних элементов микропроцессора и в механизме выполнения некоторых процессов, например, формирования физического адреса.
Регистры блока обработки чисел с фиксированной точкой стали 32-разрядными. К каждому из них можно обращаться как к одному двойному слову (32 разряда). К младшим 16 разрядам этих регистров можно обращаться так же, как и в 16-разрядном микропроцессоре.
Система управления памятью. Организация виртуальной памяти в IBM PC. Порядок формирования физического адреса при сегментно-страничной организация памяти.
В 32 разрядных ЭВМ сегменты произвольной длины сегменты состоят из страниц длиной 4 Кбайт
Все расписывать не буду, если интересно все в книге есть. В общем получем адрес стандартным путем смещения сегмента, по этому адресу в таблице находим линейный адрес в странице. Потом смотрим элементы в каталогах страниц и получаем тем самым номер страницы а смещение не изменяется, ну и уже выходим на фа адрес в ОП.
Обработка прерываний в персональной ЭВМ.
NMI – немаскируемое прерывание
INT – маскируемое прерывание
Когда призодит сращу много прерываний то их нельзя все срау направить в процессор, поэтому они сначала идут в контроллер приоритетных прерываний
Таблица векторных прерываний хранит приоритеты прерываний, поступающих в контроллер прерываний, по ней контроллер определет какое прерывание стоит отправить процессору.
Защита памяти в мультипрограммных ЭВМ. Назначение. Классические методы защиты. Защита отдельных ячеек. Метод граничных регистров. Метод ключей защиты памяти.
Защита отдельных ячеек памяти организуется в ЭВМ, работающих в системах управления. У каждой ячейки есть разряд, разрешающий или запрещающий запись, 0- можно 1 – нельзя. Недостаток – избыточность в кодировании информации (лишний бит в каждой ячейке!)
Метод граничных регистров – 2 регистра указывают границы куда может обращаться программа. Недостаток – работает только с непрерывными областями памяти
Метод ключей защиты памяти позволяет реализовтаь доступ программы к областям памяти, в виде отдельных модулей. У каждого блока есть ключ защиты а у каждой программы есть ключ программы сли ключи совпадают то программа может обращаться к блоку.
Организация защиты памяти в персональной ЭВМ. Защита при управлении памятью. Защита по привилегиям.
Защита при управлении памятью осуществляет проверку
· Превышение эффективным адресом длины сегмента
· Прав доступа к сегменту на запись или только на чтение
· Функционального назначения сегмента
Защита по привилегиям фиксирует более тонкие ошибки. Процессор постоянно контролирует, имеет ли текущая программа достаточные привелегии чтобы
· Выполнять некоторые команды
· Выполнять команды ввода-вывода на том или ином внешнем устройстве
· Обращаться к данным других программ
· Вызывать другие программы
Ввод-вывод информации в ЭВМ. Проблемы организации ввода вывода и пути их решения.
Ввод-вывод осуществляется посредство интерфейса – совокупности программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шин и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила передачи интерпретации сигналов устройствами.
Проблемы
· Возможно работать с разными устройствами ввода-вывода
· Парарллельная работа процессора и УВВ
· Стандартищация программирования операций (одинаковые команды ввода вывода для всех УВВ)
· Процессор должен автоматически распонавать все ситуации возникающие в УВВ
История развития вычислительной техники. Поколения ЭВМ.
ЭВМ 1-го поколения
Проект первой ЭВМ ЭНИАК был разработан Дж.Моучли (США, 1942г.); в 1946г машина вступила в строй. В этой машине 18.000 электрических ламп, 1500 электромеханических реле. Применение ламп повысило скорость выполнения операций в 1000 раз по сравнению с устройством "Марк - 1".
Электронные лампы стали элементной базой ВМ первого поколения. Основная схема – симметричный триггер был создан в 1918г. советским ученым Бонч-Бруевичем М.А. В 1919г. аналогичная схема была разработана также американскими учеными Икклзом и Джорданом.
ЭВМ 2го поколения
С появлением транзисторов в середине 50-х годов на смену первого поколения ЭВМ пришли ЭВМ 2-го поколения, построенные на полупроводниковых приборах.
В нашей стране были созданы полупроводниковые ЭВМ разных назначений: малые ЭВМ серий "Наири" и "Мир", средние ЭВМ со скоростью работы 5-30 тыс. операций/с – "Минск - 22" и "Минск – 32, "Раздан – 2", "Раздан – 3", БЭСМ – 4, М – 220 и лучшая из машин второго поколения – БЭСМ – 6 со скоростью работы до 1 млн. опер/с.
ЭВМ 3го покоения
В начале 60-х годов возникло новое направление в электронике – интегральная электроника. Использование интегральных схем для построения ЭВМ стало революцией в ВТ и способствовало появлению машин 3-го поколения.
С 1972г. начался выпуск моделей первой очереди ЕС ЭВМ (совместно с социалистическими странами ). Ряд – 1 : ЕС – 1010, 1020, 1022, 1030, 1033, 1040, 1050, 1052. Вторая очередь ( Ряд - 2 ) : ЕС – 1015, 1025, 1035, 1045, 1055, 1060, 1065 имела более современную схемотехническую, конструкторско-технологическую базу, за счет чего у них увеличилась производительность, и расширились функциональные возможности.
Эвм 4го поколения
Одна из характерных особенностей ЭВМ 4-го поколения - переход от интегральных функциональных схем к интегральным подсистемам ЭВМ. Подсчитано, что внедрение БИС увеличивает надежность не менее чем в 10 раз. Из отечественных ЭВМ к машинам 4-го поколения, прежде всего, относятся машины семейства "Эльбрус".
Поколения
Признак, параметр ЭВМ
1-ое 1946-1955
2-ое 1955-1965
3-е
4-ое после 80г.
1965-1970
после 70г.
Основные элементы
Реле, электронные лампы
Полупроводниковые приборы
ИС
БИС
СБИС
Быстродействие (задержка/ элемент или схема)
1мс
1мкс
10нс
1нс
< 1нс
Плотность упаковки, эл-тов/см3
0,1
2-3
10-20
> 10000
Особенности организации работы современных ЭВМ.
Другим важнейшим принципом является принцип хранимой в памяти программы, согласно которому программа, закодированная в цифровом виде, хранится в памяти наравне с числами. В команде указываются не сами участвующие в операциях числа, а адреса ячеек ОП, в которых они находятся и адрес ячейки, куда помещается результат операции.
Использование двоичных схем, принципов программного управления и хранимой в памяти программы позволило достигнуть высокого быстродействия и сократить во много раз число команд в программах решения задач, содержащих вычисляемые циклы, по сравнению с числом операций, которые производит машина при выполнении этих программ.
Команды выполняются в порядке, соответствующем их расположению в последовательных ячейках памяти, кроме команд безусловного и условного перехода, изменяющих этот порядок соответственно безусловно или только при выполнении некоторого условия, обычно задаваемого в виде равенства нулю, положительного или отрицательного результата предыдущей команды или отношения типа <, =, > для указываемых командой чисел. Благодаря наличию команд условного перехода ЭВМ может автоматически изменять ход выполняемого процесса, решать сложные логические задачи.
При помощи устройства ввода программа и исходные данные считываются и переносятся в ОП.
Последний пункт я не нашел у себя вот всё то нашел в инете.
